Архитектурный сдвиг в производстве процессоров
Ученые из Иллинойсского университета в Урбане-Шампейне представили инновационный подход к созданию полупроводников. Технология предполагает вертикальное наслоение высокопроизводительных кремниевых структур друг на друга. Этот метод призван поддержать рост вычислительной мощности без необходимости дальнейшего уменьшения размеров транзисторов, с которыми у индустрии возникают все большие физические и экономические сложности.
Принцип «высотной застройки»
Современная полупроводниковая отрасль столкнулась с замедлением закона Мура, так как дальнейшая миниатюризация элементов на плоскости достигла своего технологического предела. Американские инженеры предложили альтернативу: вместо горизонтального расширения строить чипы в высоту.
Доцент Цин Цао пояснил концепцию на примере статической оперативной памяти (SRAM): «Сегодня для хранения бита данных требуются шесть транзисторов, занимающих место на одной плоскости. Вертикальная интеграция позволяет распределить эти компоненты по нескольким ярусам. По аналогии с городской застройкой: мы заменяем разросшиеся пригороды современными небоскребами, получая ту же функциональность на меньшей площади и с более эффективными межслойными связями».
Преодоление температурного барьера
В отличие от существующих методов 3D-стекинга, основанных на склеивании готовых пластин, новая разработка предлагает монолитную интеграцию. При таком подходе каждый следующий слой формируется непосредственно над предыдущим, что обеспечивает высокую плотность контактов и точность сборки.
Главной задачей исследователей было решение проблемы критических температур. Стандартное производство кремниевых компонентов требует нагрева до 1000 °C, что недопустимо для нижних, уже готовых слоев. Ученые нашли выход, разработав способ переноса сверхтонких монокристаллических наномембран на готовые схемы при температуре не выше 200 °C, что полностью исключает риск повреждения структуры.
Перспективы коммерческого применения
В ходе экспериментов команда создала трехслойную структуру, где каждый уровень содержал 625 транзисторов. Результаты оказались впечатляющими: процент выхода годных чипов варьировался от 98% до 100%. При этом производительность полученных компонентов оказалась идентична показателям традиционных аналогов.
«Созданные три слоя — это далеко не предел, и технология позволяет продолжать наращивать «этажи» микросхем дальше», — отметил Цин Цао.
Итоги работы опубликованы в издании Nature. В настоящее время научная группа занимается адаптацией метода для промышленного производства при поддержке таких гигантов индустрии, как Intel, IBM и TSMC.